Современная электроника №8/2023

ЭЛЕМЕНТЫ И КОМПОНЕНТЫ 18 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА • № 8 / 2023 ПЛИС фирмы Gowin Semiconductor: номенклатура , характеристики , разработка приложений . Часть 4. Программные процессорные IP- ядра ПЛИС GOWIN, разработка программной и аппаратной части проектов ПЛИС В предлагаемой статье рассмотрены порядок и особенности создания проектов ПЛИС GOWIN, содержащих программные процессорные IP- ядра в среде GOWIN FPGA Designer и встроенного программного обеспечения ( ПО ) для этих ядер в среде IDE ARM Keil MDK. Статья предназначена для разработчиков электронной аппаратуры на ПЛИС и студентов специальностей , связанных с цифровой электроникой . Павел Редькин Техническое задание и этапы разработки В предыдущей части [1] цикла статей о ПЛИС GOWIN было описано созда - ние простого проекта ПЛИС для отла - дочной платы TangNano 9K с ПЛИС GW1NR-9. Созданный проект одно - кратно выводит некие константные данные на подключённый к ПЛИС символьный ЖКИ , совместимый со стандартом HD44780, а потом посто - янно опрашивает линию GPIO ПЛИС , сконфигурированную в качестве вхо - да , и в зависимости от значения внеш - него уровня на ней выводит на ЖКИ одну из двух заданных последователь - ностей символов . Теперь добавим к созданному про - екту процессорное IP- ядро , что позво - лит значительно увеличить гибкость проекта . Процессорное IP- ядро будет выполнять встроенное программное обеспечение ( ПО ), которое мы парал - лельно разработаем в другой среде раз - работки , а также обслуживать свои периферийные интерфейсы , которые мы также добавим к нашему проекту . В ПЛИС GW1NR-9 отсутствуют аппа - ратные процессорные ядра , поэтому наше IP- ядро будет чисто программ - ным , то есть синтезированным на базе стандартных ячеек логической матри - цы ПЛИС . Для начала сформулируем требова - ния к функционалу программного про - цессорного IP- ядра , которое собираем - ся включить в проект . 1. Процессорное ядро должно иметь архитектуру ARM Cortex-M1, кото - рой в IDE GOWIN FPGA Designer соответствует обозначение Gowin_ EMPU_M1. 2. Процессорное ядро должно тактиро - ваться от выходного синхросигнала системы PLL, уже имеющейся в на - шем проекте ПЛИС . 3. Процессорное ядро должно иметь собственный отдельный отладоч - ный интерфейс JTAG и поддержи - вать режим отладки через него . 4. Процессорное ядро должно обеспе - чивать поддержку обмена данны - ми с внешними устройствами че - рез свой периферийный интерфейс UART со скоростью обмена из стан - дартного ряда скоростей . 5. Процессорное ядро должно обеспе - чивать поддержку чтения и записи через свои периферийные линии GPIO. Количество таких линий в проекте зададим равным восьми ( семь выходов , один вход ). К шести из семи выходов на плате TangNano 9K подключены светодиоды с актив - ным высоким уровнем выходного сигнала , к восьмому выходу ничего пока не подключено , а ко входу под - ключена пользовательская кнопка с активным низким уровнем входно - го сигнала . Работа по добавлению программного процессорного IP- ядра в проект ПЛИС будет состоять из двух частей : ● разработка и компиляция программ - ной части , то есть встроенного ПО процессорной системы , состоящей в ПЛИС из процессорного IP- ядра Cortex-M1 и его вышеперечислен - ной периферии (GPIO, UART); ● добавление к проекту ПЛИС про - цессорного IP- ядра Cortex-M1, его вышеперечисленной периферии и результата проведенной в предыду - щем пункте компиляции встроенно - го ПО , затем итоговая компиляция всей этой сборки с последующей за - Таблица 1. Количество системных ресурсов , необходимое для синтеза процессорного IP- ядра Cortex-M1 (Gowin_EMPU_M1) и периферии в ПЛИС GOWIN Конфигурация программного процессорного IP- ядра Gowin_EMPU_M1 и его периферии в ПЛИС Количество системных ресурсов ПЛИС , необходимое для синтеза данной конфигурации Количество LUT Количество регистров Количество блоков BSRAM Количество макросов DSP Минимальная конфигурация программного IP- ядра Cortex-M1 без периферии 3034 1046 8 0 Заданная по умолчанию конфигурация программного IP- ядра Cortex-M1 без периферии 5237 2322 32 2 Заданная по умолчанию конфигурация программного IP- ядра Cortex-M1 со следующей периферией : GPIO, UART, таймер , охранный таймер (Watch Dog) 6961 3103 32 2 Заданная по умолчанию конфигурация программного IP- ядра Cortex-M1 со всей возможной периферией 21 029 12 929 48 2