Современная электроника №8/2023

ЭЛЕМЕНТЫ И КОМПОНЕНТЫ 26 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА • № 8 / 2023 Рис . 20. Окно настроек отладчика J-LINK/J-TRACE Cortex Рис . 21. Окно программного отладчика в сессии отладки В поле «JTAG Device Chain» отобра - жается информация о подключённой к отладчику целевой системе , считанная отладчиком из неё : код идентифика - ции (IDCODE) и точное наименование процессорного ядра целевой системы . Из рис . 20 мы видим , что отладчик обнаружил и опознал подключённую целевую систему как ядро с архитекту - рой ARM. Если информация о целевой системе в поле «JTAG Device Chain» отсутствует , значит , отладчик её « не видит ». В этом случае необходимо про - верить подключение отладчика через JTAG к макету и наличие на макете питания . ( Питание на макет поступает через интерфейс USB платы TangNano 9K, который должен быть подключён к любому порту USB хоста или к источ - нику +5 В ). Если всё в порядке , кли - ком на кнопке «OK» закрываем окно настроек отладчика , следующим кли - ком на «OK» закрываем окно опций проекта . Запускаем сессию отладки путём выбора в главном меню : Debug > Start/ Stop Debug Session. Открывается окно программного отладчика , показанное на рис . 21. В нём доступны все основ - ные средства отладки , включая воз - можность просмотра содержимого регистров процессорного ядра и памя - ти . В сессии отладки можно произво - дить сброс процессорного ядра целе - вой системы ( кнопка на инструментальной панели ), запускать встроенное ПО на непрерывное выпол - нение ( кнопка ), останавливать выполнение ПО ( кнопка ), а также производить пошаговое выполнение с показом захода управления в функ - ции или без показа ( кнопки ). При этом можно убедить - ся , что запущенное на выполнение встроенное ПО выполняется IP- ядром в реальном времени и в соответствии с алгоритмом функционирования , описанным выше . Выход из сессии отладки осуществляется путём повтор - ного выбора в главном меню : Debug > Start/Stop Debug Session. Таким обра - зом , в общем и в целом , программное процессорное IP- ядро ведёт себя как аппаратное . Здесь необходимо подчеркнуть один важный момент . В описанных выше проектах на базе единой логической матрицы ПЛИС платы TangNano 9K синтезированы две разные системы , каждая из которых располагает свои - ми собственными аппаратными ресур - сами : ● собственно проект ПЛИС , управля - ющий ЖКИ и опрашивающий один вход GPIO (Input_upr_ind_LCD – выв . 85 ПЛИС на плате TangNano 9K); ● процессорное IP- ядро Gowin_ EMPU_M1 со своей периферией , осуществляющее обмен через UART с внешними устройствами , управ - ляющее шестью выходами GPIO, к которым на плате TangNano 9K подключены светодиоды , опраши - вающее один вход GPIO, к которому на плате TangNano 9K подключена кнопка , а также управляющее ещё одним выходом GPIO (Output_upr_ ind_LCD – выв . 86 ПЛИС на плате TangNano 9K). Проект ПЛИС , кроме того , обеспе - чивает для IP- ядра Gowin_EMPU_M1 синхросигнал и сигнал сброса . Кро - ме как по питанию , сбросу и синхро - сигналам внутри ПЛИС , эти системы более никак не связаны . В представ - ленных макете и проектах они вза - имодействуют только с помощью внешней короткозамкнутой пере - мычки между выводами 85 и 86 ПЛИС на плате TangNano 9K ( рис . 13 из [1]), по которой логический сиг - нал Output_upr_ind_LCD из IP- ядра поступает на логический вход про - екта ПЛИС Input_upr_ind_LCD, тем самым обеспечивая IP- ядру доступ к управлению ЖКИ . Это , конечно же , крайне неудобный , медленный и затратный в плане расхода линий GPIO способ взаимодействия . Чтобы реализовать взаимодействие между процессорным IP- ядром и проектом ПЛИС внутри самой ПЛИС , необхо - димо в состав проекта ПЛИС вклю - чить интерфейс ведомого устрой - ства одной из шин APB или AHB. В этом случае IP- ядро Gowin_EMPU_ M1, для которого доступен перифе - рийный модуль – ведущее устрой - ство (Master) на шине APB или AHB ( рис . 11), сможет взаимодействовать с проектом ПЛИС непосредственно . Однако описание порядка разработ - ки такого решения выходит за рам - ки данной статьи . Литература 1. Редькин П . ПЛИС фирмы Gowin Semiconductor: номенклатура , харак - теристики , разработка приложений . Часть 3. Инструментальные средства программной поддержки ПЛИС // Современная электроника . 2023. № 7. С . 52. 2. Gowin_EMPU_M1 Hardware Design. Reference Manual. IPUG531-1.9E, 10/12/2021. 3. Gowin_EMPU_M1 IDE Software. Reference Manual. IPUG536-1.8E, 10/12/2021.