Современная электроника №8/2023

ПРОЕКТИРОВАНИЕ И МОДЕЛИРОВАНИЕ 56 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА • № 8 / 2023 6) Контакты – в данном разделе описы - ваются соотношения контактов ком - понентов с обозначениями на УГО . Приступим к созданию нашего поль - зовательского блока – генератора непе - риодического сигнала . Первое , что необ - ходимо сделать , – изменить стандартное название Компонент на предлагаемое пользователем ( в нашем примере Gen) и выбрать семейство ( например , DD – микросхема цифровая ). Далее необ - ходимо добавить УГО . Воспользуемся моделью из библиотеки стандартных обозначений . Для этого нажмём правой кнопкой на вкладку внутреннего УГО - компонента и выберем « Скопировать УГО из семейства » ( рис . 5). Выберем логический элемент 1 из раздела DD ( рис . 6). Теперь необходимо ненужные в нашем случае входные кон - такты удалить и изменить имена контак - тов согласно требованиям по именова - нию стандартов Verilog (IEEE 1800-2005) и VHDL (IEEE 1076-2008) ( рис . 7). Приступим к описанию модели нашего компонента . Для этого перей - дём в раздел «HDL модель » и добавим новую модель . Сгенерируем базовый код компонента с помощью кноп - ки « Генерировать ». Работать будем на VHDL. В полученный код необхо - димо добавить процесс следующего содержания , задающий временну́ю диаграмму сигнала с начальным зна - чением 0, значением 1 в момент 20 наносекунд и т . д .: out1 <= transport '0' after 0 ns, '1' after 20 ns, '0' after 70 ns, '1' after 300 ns; При сохранении компонента прои - зойдёт автоматическая проверка УГО и HDL- кода компонента . При нали - чии ошибок , например , в VHDL- коде , в панели « Список ошибок » появятся сообщения c указанием типов оши - бок и их расположения – номер стро - ки кода и позиция в строке ( рис . 8). Создание проекта и добавление HDL- проекта Для создания проекта необходимо кликнуть правой клавишей мышки по папке « Все проекты » панели « Проек - ты » и выбрать интересующий нас тип проекта или создать подпапку ( рис . 9). Проект платы включает все файлы модулей Delta Design от файла схемы до файлов документации . Также име - ются проекты более узкого профиля – цифрового и аналогового моделирова - ния . При создании проекта печатной платы необходимо ввести имя проек - Рис . 4. Рабочая область создания и редактирования компонента Рис . 5. Копирование УГО из семейств Рис . 6. Выбор УГО из семейства Рис . 7. Задание имени , типа для выходного контакта во вкладке « Контакты » Рис . 8. Ошибки VHDL- модели компонента Gen