Современная электроника №1/2024

ИНЖЕНЕРНЫЕ РЕШЕНИЯ 41 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА • № 1 / 2024 Поскольку входное сопротивление эле - ментов КМОП - микросхем серии КР 1564 многократно превосходит эквивалент - ное сопротивление линии , выполнен - ной витой парой или экранированным проводником , отражённое напряжение на входе приёмника удваивается . Этот отражённый сигнал распространяется вдоль линии обратно к передатчику , где он вновь отражается , и процесс повторя - ется до полного затухания сигнала . Преимущество микросхем структуры КМОП , благодаря их высокой нагрузоч - ной способности ( серия КР 1554), заклю - чается в возможности непосредственно управлять нагрузкой , имеющей ёмкост - ный характер . Сбалансированные ( сим - метричные ) вольтамперные передаточ - ные характеристики элементов этих микросхем позволяют получить прак - тически одинаковые времена фрон - тов нарастания и спада сигнала . Кро - ме того , для трансляции сигналов в линию и приёма можно использовать буферные элементы на основе тригге - ровШмитта , которые восстанавливают строго прямоугольную форму искажён - ного сигнала и тем самым исключают ложное срабатывание регистров . Кро - ме того , наличие гистерезиса на пере - даточной характеристике ( при напря - жении питания 5 В для ИС КР 1564 ТЛ 2 это значение составляет примерно 400 мВ ) создаёт дополнительный запас помехоустойчивости [4]. В таком слу - чае нет необходимости в применении специальных драйверов , уменьшающих крутизну фронтов импульсов трансли - руемого сигнала , что позволяет значи - тельно упростить схемотехнические решения на передающей и приёмной сторонах несогласованной линии связи . Основным функциональным блоком , реализующим алгоритм работы пред - лагаемого устройства , является микро - схема многофункционального регистра КР 1564 ИР 24 (74HC299). Микросхема представляет собой быстродействую - щий регистр сдвига / хранения , функ - ционально полностью совместимый с приборами ТТЛШ - структуры серий КР 1533 и К 555. Восемь информаци - онных входов / выходов представляют собой порт данных с высокой нагру - зочной способностью и возможностью перевода в третье состояние . Для орга - низации многоразрядных регистров микросхема имеет дополнительные входы последовательных данных «DR», «DL» для первого и восьмого разряда , а также соответствующие выходы «PL», «PR», не имеющие третьего состояния . Рассмотрим принцип работы такого отдельно взятого регистра более под - робно . Регистр может работать в четы - рёх синхронных режимах : параллель - ная загрузка , сдвиг вправо , сдвиг влево , хранение , – задаваемых состоянием двух входов выбора режима SR, SL, а также разрешения выходов E1, E2. Если на оба входа E1 и E2 и хотя бы на один вход выбора SR или SL поданы напряжения низкого логического уровня , то все восемь выводов порта служат выхо - дами . На них присутствует код , содержа - щийся в регистре ( режим считывания ). Если на входах выбора SR, SL действу - ет напряжение высокого уровня , то через все восемь выводов порта в регистр загру - жаются данные изшинысистемы ( режим « загрузка »). Причёмзагрузка происходит синхронно с подачей положительного перепада тактового импульса на вход С . Режим сдвига вправо устанавливает - ся при подаче уровня логической еди - ницы на вход SR, при этом на входе SL должен быть установлен уровень логи - ческого нуля . Режим сдвига влево устанавливает - ся при подаче уровня логической еди - ницы на вход SL, при этом на входе SR должен быть установлен уровень логи - ческого нуля . Если хотя бы на одном из входов E1, E2 будет напряжение высокого уровня , то выходы регистров окажутся в разом - кнутом третьем состоянии , и порты могут работать только как входы для приёма внешних данных . Входы выбора режима SR, SL, вхо - ды последовательных данных DR, DL, а также входы параллельных данных D1…D8 открываются синхронно с при - ходом положительного перепада так - тового импульса на вход С , при этом на других входах необходимые уров - ни уже должны быть зафиксированы с учётом времени предустановки . Вход сброса регистра R является асинхронным с активным низким уровнем . При подаче уровня « нуля » на этот вход все триггеры регистра устанавливаются в нулевое состояние , независимо от сигналов на других вхо - дах , следовательно , вход сброса имеет наибольший приоритет . Разрядность регистра может быть уве - личена за счёт последовательного вклю - чения однотипных микросхем . При этом выход PL соединяется со входом DL предшествующего регистра , а выход PR со входом DR последующего регистра . Рециркуляция данных достигается за счёт соединения выхода PR последне - го в линейке регистра со входом DR первого . Схема электрическая принципиальная Устройство ( рис . 1) содержит : цепь сброса по питанию (DD1.2, C2, R5, R6); низкочастотный ( НЧ ) генератор (DD1.3, DD1.4, R2…R4, C1); схему установки НЧ - генератора (DD1.1, VD1, R1); высо - кочастотный ( ВЧ ) генератор (DD2.3, DD2.4, R8, R9, C4); секвенсер - формиро - ватель последовательности режимов , включающий : счётчик (DD5), дешифра - тор последовательности режимов (DD10), формирователи условий « Бегущий огонь / Бегущая тень » (DD15.3, DD15.4, DD16.3, DD16.4), « Накопление / Нет накопления » (DD15.1, DD15.2, DD16.1, DD16.2); муль - типлексоры - формирователи сигналов данных буферного регистра (DD18.1… DD18.4, DD23); схему выбора режима работы буферного регистра « Сдвиг вле - во / Сдвиг вправо » (DD12.3, DD12.4, DD8.3, DD8.4); формирователь импуль - сов синхронизации регистров (DD6.1, DD8.1, DD8.2, DD12.1, DD12.2); форми - рователь длительности цикла (DD6.2, DD7.1, DD9.1…DD9.3, DD13.1…DD13.4) и схему сброса счётчиков (DD3.2, DD3.4); RS- триггер состояния « загрузка - индика - ция » (DD2.1, DD2.2) и схему индикации текущего режима (DD11, HL1…HL10). Устройство содержит три регистра : буферный (DD20, DD21), контроль - ный (DD19, DD22) и выходной (DD26, DD27). Последние два из них включе - ны параллельно и работают синхронно . Отличие заключается в том , что данные в выходной ( удалённый ) регистр пере - даются по линиям связи в инверсном коде , поскольку управляющим сигна - лом для ключевых транзисторов явля - ется логическая « единица », а не логи - ческий « нуль », как для контрольной линейки светодиодов на основной пла - те контроллера . К выходам микросхем контрольного регистра (DD19, DD22) подключены светодиоды , по которым производится визуальное наблюдение последовательности светодинамических комбинаций , транслируемых в линию . Включённому светодиоду соответствует именно уровень « нуля », появляющийся на соответствующем выходе регистра . На схеме электрической ( рис . 1) в явном виде показано подключение одного выходного регистра , состо - ящего из 3 микросхем , с помощью трёх сигнальных проводников соеди - нительной линии . Таких выходных регистров , которые при включении по